PROFILE

名前　鈴木　大輔
生年月日　1981年8月16日
職名　助教
E-MAIL　daisuke.suzuki.e6(at mark)tohoku.ac.jp

　
学歴

2004年3月　東北大学工学部通信工学科卒業
2006年3月　東北大学大学院工学研究科　電気・通信工学 博士課程前期修了
2009年9月　東北大学大学院工学研究科　電気・通信工学 博士課程後期修了
最終学歴　博士（工学）

　
職歴

2009年10月〜2010年3月　東北大学電気通信研究所　産学官連携研究員
2010年04月〜2013年3月　東北大学省エネルギー・スピントロニクス集積化システムセンター　研究支援者
2014年04月〜2015年03月　東北大学国際集積エレクトロニクス研究開発センター　助教
2015年04月〜現在　東北大学学際科学フロンティア研究所　新領域創成研究部　助教

　
所属学会

IEEE(米国電気電子学会)
電子情報通信学会
情報処理学会

　
学会等の役員

国際
IEEE MWSCAS2012 Technical Reviewer 2012.5
IEEE ISMVL2014 Technical Reviewer 2013.12
IEEE Transactions on Magnetics Technical Reviewer 2014.4
Journal of Applied Physics Technical Reviewer 2014.10

　
受賞

電子情報通信学会エレクトロニクスソサイエティ論文賞 2010年5月

　
特許

　 Title Country No. Filed date Issued date Authors
1 不揮発性ラッチ回路 Japan Patent 特願2014-058889 Mar. 20, 2014 羽生 貴弘, 鈴木 大輔, 大野 英男, 遠藤 哲朗, 夏井 雅典, 望月 明, 木下 啓蔵, 池田 正二, 佐藤 英夫, 深見 俊輔
2 抵抗変化型記憶素子へのデータ書き込み装置 Japan Patent 特願2014-060901 Mar. 24, 2014 羽生 貴弘, 鈴木 大輔, 夏井 雅典, 望月 明

　
研究成果（学術論文）

　 Title Journal Vol. No. Pages Year Authors
1 TMR ロジックに基づくルックアップテーブル回路とその瞬時復帰可能FPGA への応用 電子情報通信学会論文・修 J92-C 7 233-240 2009 鈴木大輔, 夏井雅典, 羽生貴弘
2 Six-input lookup table circuit with 62% fewer transistors using nonvolatile logic-in-memory architecture with series/parallel-connected magnetic tunnel junctions Journal of Applied Physics 111 7 07E318-1~3 2012 D. Suzuki, M. Natsui, T. Endoh, H. Ohno, and T. Hanyu
3 Compact Nonvolatile Logic Element Using a Magnetic-Tunnel-Junction and Metal-Oxide-Semiconductor Hybrid Structure Japanese Journal of Applied Physics 51   04DM02 2012 D. Suzuki, M. Natsui, T. Endoh, H. Ohno, and T. Hanyu
4 A 71%-Area-Reduced Six-Input Nonvolatile Lookup-Table Circuit Using a Three-Terminal Magnetic-Tunnel-Junction-Based Single-Ended Structure Japanese Journal of Applied Physics 52   04CM04 2013 D. Suzuki, Yuhui Lin, M. Natsui, and T. Hanyu
5 Fabrication of a magnetic tunnel junction-based 240-tile nonvolatile field-programmable gate array chip skipping wasted write operations for greedy power-reduced logic applications IEICE Electronics Express 10 23 20130772 2013 D. Suzuki, M. Natsui, A. Mochizuki, S. Miura, H. Honjo, K. Kinoshita, H. Sato, S. Ikeda, T. Endoh, H. Ohno, T. Hanyu
6 Design and Evaluation of a 67% Area-Less 64-bit Parallel Reconfigurable 6-Input Nonvolatile Logic Element Using Domain-Wall Motion Devices Japanese Journal of Applied Physics 53 4S 04EM03 2014 D. Suzuki, M. Natsui, A. Mochizuki, and T. Hanyu
7 Design and Fabrication of a Perpendicular-MTJ-Based Nonvolatile Programmable Switch Achieving 40% Less Area Using Shared-Control Transistor Structure Journal of Applied Physics 115 17 17B742 2014 D. Suzuki, M. Natsui, A. Mochizuki, S. Miura, H. Honjo, K. Kinoshita, H. Sato, S. Fukami, S. Ikeda, T. Endoh, H. Ohno, and T. Hanyu
8 A Compact Low-Power Nonvolatile Flip-Flop Using Domain-Wall-Motion-Device-Based Single-Ended Structure IEICE Electronics Express 11 13 20140296 2014 D. Suzuki, N. Sakimura, M. Natsui, A. Mochizuki, T. Sugubayashi, T. Endoh, H. Ohno, and T. Hanyu
9 Cost-Efficient Self-Terminated Write Driver for Spin-Transfer-Torque RAM and Logic IEEE Transactions on Magnetics 50 11 3402104~1-3402104~4 2014 D. Suzuki, M. Natsui, A. Mochizuki, and T. Hanyu
10 Nonvolatile Logic-in-Memory LSI Using Cycle-Based Power Gating and its Application to Motion-Vector Prediction IEEE Journal of Solid-State Circuits 50 2 476-489 2015 M. Natsui, D. Suzuki, N. Sakimura, R. Nebashi, Y. Tsuji, A. Morioka, T. Sugibayashi, S. Miura, H. Honjo, K. Kinoshita, S. Ikeda, T. Endoh, H. Ohno, and T. Hanyu
11 Magnetic-Tunnel-Junction Based Low-Energy Nonvolatile Flip-Flop Using An Area-Efficient Self-Terminated Write Driver Journal of Applied Physics 117 17B504-1~17B504-3 2015 D. Suzuki and T. Hanyu
12 Nonvolatile Field-Programmable Gate Array Using 2-Transistor-1-Magnetic-Tunnel-Junction-Vell-Based Multi-Context Array for Power and Area Efficient Dynamically Reconfigurable Logic Japanese Journal of Applied Physics 54 4S 04DE01-1~04DE01-5 2015 D. Suzuki and T. Hanyu

　
研究成果（国際会議-査読有）

　 Title Journal Vol. Pages Year Authors
1 TMR-Logic-Based LUT for Quickly Wake-Up FPGA 51st IEEE Midwest Symposium on Circuits and Systems (MWSCAS)   326-329 2008 D. Suzuki, T. Endoh, and T. Hanyu
2 Fabrication of a Nonvolatile Lookup-Table Circuit Chip Using Magneto/Semiconductor-Hybrid Structure for an Immediate-Power-Up Field Programmable Gate Array IEEE 2009 Symposium on VLSI Circuits Digest of Technical Papers C-8 80-81 2009 D. Suzuki, M. Natsui, S. Ikeda, H. Hasegawa, K. Miura, J. Hayakawa, T. Endoh, H. Ohno and T. Hanyu
3 Design of a Process-Variation-Aware Nonvolatile MTJ-Based Lookup-Table Circuit International Conference on Solid State Devices and Materials (SSDM) K-9-4 1146-1147 2010 D. Suzuki, M. Natsui, H. Ohno, and T. Hanyu
4 A Compact Nonvolatile Logic Element Using an MTJ/MOS-Hybrid Structure International Conference on Solid State Devices and Materials (SSDM) N-8-2 1464-1465 2011 D. Suzuki, M. Natsui, T. Endoh, H. Ohno and T. Hanyu
5 50%-Transistor-Less Standby-Power-Free 6-input LUT Circuit Using Redundant MTJ-Based Nonvolatile Logic-in-Memory Architecture 56th Annual Conference on Magnetism and Magnetic Materials(MMM) GD-07 480 2011 D. Suzuki, M. Natsui, T. Endoh, H. Ohno, and T. Hanyu
6 Building Blocks to Use in Innovative non-Volatile FPGA Architecture Based on MTJs IEEE Computer Society Annual Symposium on VLSI (ISVLSI) 302-307 2012 L. Montesi, Z. Zilic, T. Hanyu, and D. Suzuki
7 Area-Efficient LUT Circuit Design Based on Asymmetry of MTJ's Current Switching for a Nonvolatile FPGA 55th IEEE Midwest Symposium on Circuits and Systems (MWSCAS) 334-337 2012 D. Suzuki, M. Natsui, and T. Hanyu
8 Design of Compact Nonvolatile Lookup-Table Circuit Using Three-Terminal Magnetic-Tunnel-Junction-Based Single-Ended Structure International Conference on Solid State Devices and Materials (SSDM) P-12-1 392-393 2012 D. Suzuki, Y. Lin, M. Natsui, and T. Hanyu
9 Nonvolatile Logic-in-Memory Array Processor in 90nm MTJ/MOS Achieving 75% Leakage Reduction Using Cycle-Based Power Gating 2013 IEEE International Solid-State Circuits Conference (ISSCC2013) 193-195 2013 M. Natsui, D. Suzuki, N. Sakimura, R. Nebashi, Y. Tsuji, A. Morioka, T. Sugibayashi, S. Miura, H. Honjo, K. Kinoshita, S. Ikeda, T. Endoh, H. Ohno, and T. Hanyu
10 Design of a Three-Terminal MTJ-Based Nonvolatile Logic Element with a 2-ns 64-Bit-Parallel Reconfiguration Capability International Conference on Solid State Devices and Materials (SSDM) PS-12-5 386-387 2013 D. Suzuki, M. Natsui, A. Mochizuki, and T. Hanyu
11 Fabrication of a Perpendicular-MTJ-Based Compact Nonvolatile Programmable Switch Using Shared-Write-Control-Transistor Structure 58th Annual Conference on Magnetism and Magnetic Materials (MMM) CD-05 233 2013 D. Suzuki, M. Natsui, A. Mochizuki, S. Miura, H. Honjo, K. Kinoshita, H. Sato, S. Fukami, S. Ikeda, T. Endoh, H. Ohno, and T. Hanyu
12 Optimally Self-Terminated Compact Switching Circuit Using Continuous Voltage Monitoring Achieving High Read Margin for STT MRAM and Logic IEEE International Magnetic Conference FU-19 2506-2507 2014 D. Suzuki, M. Natsui, A. Mochizuki, and T. Hanyu
13 Nonvolatile FPGA Using 2T-1MTJ-Cell-Based Multi-Context Array for Power and Area Efficient Dynamically Reconfigurable Logic International Conference on Solid State Devices and Materials (SSDM) 450-451 2014 D. Suzuki and T. Hanyu
14 MTJ-Based Low-Energy Nonvolatile Flip-Flop Using Area-Efficient Self-Terminated Write Driver 59th Annual Conference on Magnetism and Magnetic Materials (MMM) HE-06 813 2014 D. Suzuki and T. Hanyu

　
研究成果（国際会議-査読無し）

　 Title Journal Vol. Pages Year Authors
1 Ferroelectric-Based Cellular Array VLSI for High-Performance Fluid Analysis Proc. 2nd Int. workshop of Tohoku University and Yengnam University   77-78 2005 D. Suzuki and T. Hanyu
2 Design of a Fluid Analysis Simulator Based on Lattice Gas Cellular Automaton Proc. 3rd Int. workshop of Yengnam University and Tohoku University   132-134 2006 D. Suzuki and T. Hanyu
3 Design of a Fluid Analysis Simulator Based on Lattice Gas Cellular Automaton Proc. Joint Int. Conf. 4th Int. Symp. Syst. Construction of Global-Network-Oriented Information Electronics (IGNOIE-COE) and Student Organizing International Mini-Conf. Information Electronics Systems (SOIM)   330-331 2007 D. Suzuki and T. Hanyu
4 Nonvolatile Field-Programmable Gate Array Using MOS/MTJ Hybrid Structure Proc. The 1nd Student Organizing International Mini-Conf. Information Electronics Systems (SOIM)   181-182 2008 D. Suzuki and T. Hanyu
5 Nonvolatile Field-Programmable Gate Array Using MOS/MTJ Hybrid Structure RIEC-CNSI Workshop 2009 on Nanoelectronics, Spintronics and Photonics   40 2009 D. Suzuki, M. Natsui and T. Hanyu
6 Design of a Nonvolatile Lookup Table Circuit Based on TMR Logic for an Immediate Wakeup FPGA Proc. The 2nd Student Organizing International Mini-Conf. Information Electronics Systems (SOIM)   135-136 2009 D. Suzuki, M. Natsui and T. Hanyu
7 Considerations of Incorporating MTJ-based Blocks into Existing FPGA Architecture Families 20th International Workshop on Post-Binary Ultra Large Scale Integrated Systems     2011 L. Montesi, Z. Zillic, D. Suzuki, and T. Hanyu
8 Design of a Compact MTJ/MOS-Hybrid Logic Element for a Nonvolatile Field-Programmable Gate Array the 2nd CSIS International Symposium on Spintronics-Based VLSIs and the 8th RIEC International Workshop on Spintronics P-18 44 2012 D. Suzuki and T. Hanyu
9 Nonvolatile Look-up Table Circuit Using Three Terminal MTJ-Based Logic-in-Memory Architecture the 3rd CSIS International Symposium on Spintronics-Based VLSIs and the 8th RIEC International Workshop on Spintronics P-06 32 2013 D. Suzuki and T. Hanyu

　
学会発表（国内・研究会等）

　 Title Journal Vol. Pages Year Authors
1 不揮発性ロジックに基づく格子ガスオートマトン演算 VLSIの構成 平成16年度電気関係学会東北支部連合大会   185 2004 鈴木 大輔，羽生 貴弘
2 強誘電体ロジックに基づくセルオートマトンVLSIとその応 用 多値論理とその応用研究会技術研究報告 MVL-05 73-79 2005 鈴木 大輔，羽生 貴弘
3 強誘電体ロジックに基づく高性能格子ガス法セルラア レーVLSIの構成 第５回計測自動制御学会制御部門大会 05SY0005 13-16 2005 鈴木 大輔，羽生 貴弘
4 格子ガスセルオートマトンに基づく高性能数値シミュ レータVLSIの構成 多値論理研究ノート 28 11-1-11-6 2005 鈴木 大輔，羽生 貴弘
5 流体解析用格子ガスセルラアレーVLSIのFPGA実現 2007年電子情報通信学会総合大会 C-12-12 91 2007 鈴木 大輔，羽生 貴弘
6 不揮発性ルックアップテーブル回路とその高機能化 2010年電子情報通信学会総合大会 C-12-70 147 2010 鈴木 大輔，羽生 貴弘
7 Fabrication of a Nonvolatile Lookup-Table Circuit Chip Using Magneto/Semiconductor-Hybrid Structure for an Immediate-Power-Up Field Programmable Gate Arra 集積回路研究会 ICD2010-9 47-52 2010 鈴木大輔，夏井雅典，池田正二，長谷川晴弘，三浦勝哉，早川純，遠藤哲郎，大野英男，羽生貴弘
8 磁壁移動素子を用いた不揮発性論理回路の構成に関する研究 平成23年度電気関係学会東北支部連合大会   267 2011 鈴木 大輔，林 玉輝，羽生 貴弘
9 MTJ素子を用いた高密度・低電力不揮発Logic Elementの構成 集積回路研究会 ICD2011-135 15-19 2012 鈴木 大輔，羽生 貴弘
10 3端子MTJ素子を用いたコンパクト不揮発LUT回路の構成 多値論理とその応用研究会技術研究報告 MVL-13 63-69 2013 林 玉輝，鈴木 大輔，羽生 貴弘
11 MTJ素子を用いた不揮発FPGAの電力効最適化手法 集積回路研究会 ICD2013-93 49-53 2013 鈴木 大輔, 夏井雅典，望月明，羽生 貴弘
12 ロジックインメモリベース不揮発FPGA用電源制御モジュールの設計 2015年電子情報通信学会総合大会 C-12-15 76 2015 鈴木 大輔，羽生 貴弘

　
　招待講演

　 Title Journal Vol. Pages Year Authors
1 超低電力化を実現する新概念VLSI：不揮発性論理回路技術の展望 第58 回応用物理学関係連合講演会 318 2011 鈴木 大輔，羽生 貴弘

　
　外部資金

　 予算 課題名 期間
1 科研費(若手B) システムセルフリカバリー機能を有する不揮発FPGAアーキテクチャの構築 2013/04-2015/03
　
2013/12現在