PROFILE

名前　望月　明
生年月日　1969年7月20日
職名　産学官連携研究員

　
学歴

1993年3月　東北大学工学部情報工学科卒業
1995年3月　東北大学大学院情報科学研究科情報基礎科学専攻 博士課程前期2年の課程（修士）修了
学位　博士（工学）2006年7月＠東北大学

　
職歴

1995年4月〜2002年9月　日本電気株式会社 主任
2002年10月〜2007年3月　東北大学 電気通信研究所　助手
2007年4月〜2011年10月　ルネサスエレクトロニクス株式会社 技師
2011年11月〜2014年3月　東北大学 省エネルギー・スピントロニクス集積化システムセンター　助教（特任）
2014年4月〜2015年3月　東北大学 国際集積エレクトロ二クス研究開発センター　准教授（特任）
2015年4月〜現在　東北大学 電気通信研究所 産学官連携研究員

　
所属学会

IEEE(米国電気電子学会)
IEICE(電子情報通信学会)

　
学会等の役員

1st International Symposium on Brainware LSI，2014 広報幹事 2014.1-2014.3
多値論理研究会技術担当幹事（回路･設計担当） 2005.10-2007.9
電子通信情報学会「新デバイスアーキテクチャとシステムインテグレーション構築」英文論文誌Ｃ小特集号編集委員会・編集幹事 2005.10-2006.4
2nd IGNOIE (21st COE) 広報幹事 2004.10-2005.1
多値論理研究会庶務幹事 2003.10-2005.9
2004 ITC-CSCC 出版担当 2003.7-2004.6
IEICE 英文誌・ELEX（主にC:Electronics，回路関係) 査読者（非常勤:約10件/年）
IET (旧IEE:英国工学技術学会) 査読者（非常勤:2〜3件/年）
IEEE International Symposium on Multiple-Valued Logic (ISMVL) 回路系査読者（毎年12月頃2〜5件）

　
受賞

第18回安藤博記念学術奨励賞
財団法人　安藤研究所		 2005年6月

　
研究成果（学術論文）

　 Title Journal Vol. No. Pages Year Authors
16 Cost-Efficient Self-Terminated Write Driver for Spin-Transfer-Torque RAM and Logic IEEE Trans. Magn. 50 11 3402104 2014 D. Suzuki, M. Natsui, A. Mochizuki, T. Hanyu,
15 Design of an Energy-Efficient Ternary Current-Mode Intra-Chip Communication Link for an Asynchronous Network-on-Chip IEICE Trans. Inf. and Syst. E97-D 9 2304-2311 2014 A. Mochizuki, H. Shirahama, Y. Watanabe, and T. Hanyu
14 Design and Evaluation of a 67% Area-Less 64-bit Parallel Reconfigurable 6-Input Nonvolatile Logic Element Using Domain-Wall Motion Devices Japanese Journal of Applied Physics 53 4S 04EM03 2014 D. Suzuki, M. Natsui, A. Mochizuki, and T. Hanyu
13 Complementary 5T-4MTJ nonvolatile TCAM cell circuit with phase-selective parallel writing scheme IEICE Electronics Express 11 10 20140297 2014 S. Matsunaga, A. Mochizuki, N. Sakimura, R. Nebashi, T. Sugibayashi, T. Endoh, H. Ohno and T. Hanyu
12 High-Throughput Partially Parallel Inter-Chip Link Architecture for Asynchronous Multi-Chip NoCs IEICE Trans. on Inf. and Syst E97-D 6 1546-1556 2014 N. Onizawa, A. Mochizuki, H. Shirahama, M. Imai, T. Yoneda, and T. Hanyu
11 Design of an Energy-Efficient 2T-2MTJ Nonvolatile TCAM Based on a Parallel-Serial-Combined Search Scheme IEICE Electronics Express 11 3 20131006 2014 S. Matsunaga, A. Mochizuki, T. Endoh, H. Ohno and T. Hanyu
10 Design and Fabrication of a Perpendicular-MTJ-Based Nonvolatile Programmable Switch Achieving 40% Less Area Using Shared-Control Transistor Structure Journal of Applied Physics 115 17 17B742 2014 D. Suzuki, M. Natsui, A. Mochizuki, and T. Hanyu
9 Fabrication of a Magnetic Tunnel Junction-based 240-Tile Nonvolatile Field-Programmable Gate Array Chip Skipping Wasted Write Operations for Greedy Power-Reduced Logic Applications IEICE Electronics Express 10 23 20130772 2013 D. Suzuki, M. Natsui, A. Mochizuki, S. Miura, H. Honjo, K. Kinoshita, H. Sato, S. Ikeda, T. Endoh, H. Ohno, and T. Hanyu
8 Design and Evaluation of a 54x54-bit Multiplier Based on Differential-Pair Circuitry IEICE Trans. Electron. E90-C 4 683-691 2007 A. Mochizuki, H. Shirahama and T. Hanyu
7 Design of a Low-Power Quaternary Flip-Flop Based on Dynamic Differential Logic IEICE Trans. Electron. E89-C 11 1591-1597 2006 A. Mochizuki, H. Shirahama and T. Hanyu
6 Design of a Low-Power Multiple-Valued Integrated Circuit Based on Dynamic Source-Coupled Logic J. Multiple-Valued Logic and Soft Computing 11 5-6 481-498 2005 A. Mochizuki, T. Hanyu and M. Kameyama
5 TMR-Based Logic-in-Memory Circuit for Low-Power VLSI IEICE Trans. Fundamentals. E88-A 6 1408-1415 2005 A. Mochizuki, H. Kimura, M. Ibuki and T. Hanyu
4 Dynamically Function-Programmable Bus Architecture for High-Throughput Intra-Chip Data Transfer IEICE Trans. Electron. E87-C 11 1915-1922 2004 A. Mochizuki, T. Takeuchi and T. Hanyu
3 Low-Power Motion-Vector Detection VLSI Processor Based on Pass-Gate Logic with Dynamic Supply-Voltage/Clock-Frequency Scaling IEICE Trans. Electron. E87-C 11 1876-1883 2004 A. Mochizuki, D. Nishinohara and T. Hanyu
2 Low-Power Multiple-Valued Current-Mode Logic Using Substrate Bias Control IEICE Trans. Electron. E87-C 4 582-588 2004 A. Mochizuki, and T. Hanyu
1 Design and Evaluation of a Multiple-Valued Arithmetic Integrated Circuit Based on Differential Logic IEE Proc. -Circuits Devices Syst. 143 6 331-336 1996 T. Hanyu, A. Mochizuki and M. Kameyama

　
研究成果（査読付国際会議論文）

　 Title Journal Vol. Pages Year Authors
24 Stochastic Behavior-Considered VLSI CAD Environment for MTJ/MOS-Hybrid Microprocessor Design 2016 IEEE International Symposium on Circuits and Systems (ISCAS2016) (To be appeared) M. Natsui, A. Tamakoshi, A. Mochizuki, H. Koike, H. Ohno, T. Endoh, and T. Hanyu
23 Design of a Computational Nonvolatile RAM for a Greedy Energy-Efficient VLSI Processor IEEE Industrial Electronics Society (IECON) 41 3283-3288 2015 A. Mochizuki, N. Yube, and T. Hanyu
22 Multiple-Event-Transient Soft-Error Gate-Level Simulator for Harsh Radiation Environments IEEE TENCON no.1658 2015 A. Mochizuki, N. Onizawa, A. Tamakoshi, and T. Hanyu
21 Fabrication of a 3000-6-Input-LUTs Embedded and Block-Level Power-Gated Nonvolatile FPGA Chip Using p-MTJ-Based Logic-in-Memory Structure Symp. on VLSI Circuits C172-C173 2015 D. Suzuki, M. Natsui, A. Mochizuki, S. Miura, H. Honjo, H. Sato, S. Fukami, S. Ikeda, T. Endoh, H. Ohno, and T. Hanyu
20 A Sudden Power-Outage Resilient Nonvolatile Microprocessor for Immediate System Recovery IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH) 11 39-44 2015 N. Onizawa, A. Mochizuki, A. Tamakoshi, and T. Hanyu
19 Highly Reliable Single-Ended Current-Mode Circuit for an Inter-Chip Asynchronous Communication Link IEEE Asia Pacific Conference on Circuit and Systems(APCCAS) 12 663-666 2014 A. Mochizuki, H. Shirahama, N. Onizawa and T. Hanyu
18 Design of a Quaternary Single-Ended Current-Mode Circuit for an Energy-Efficient Inter-Chip Asynchronous Communication Link IEEE Int. Symp. on Multiple-Valued Logic 44 67-72 2014 A. Mochizuki, H. Shirahama, and T. Hanyu
17 Optimally Self-Terminated Compact Switching Circuit Using Continuous Voltage Monitoring Achieving High Read Margin for STT MRAM and Logic IEEE Intermag 2014 2506-2507 2014 D. Suzuki, M. Natsui, A. Mochizuki, and T. Hanyu
16 Energy-Aware Current-Mode Inter-Chip Link for a Dependable GALS NoC Platform IEEE Int. Symp. on Circuits and Systems(ISCAS2014) 1865-1868 2014 H. Shirahama, A. Mochizuki, Y. Watanabe, and T. Hanyu
15 Fabrication of a 99%-Energy-Less Nonvolatile Multi-Functional CAM Chip Using Hierarchical Power Gating for a Massively-Parallel Full-Text-Search Engine Symp. on VLSI Circuits 106-107 2013 S. Matsunaga, N. Sakimura, R. Nebashi, Y. Tsuji, A. Morioka, T. Sugibayashi, S. Miura, H. Honjo, K. Kinoshita, H. Sato, S. Fukami, M. Natsui, A. Mochizuki, S. Ikeda, T. Endoh, H. Ohno, and T. Hanyu
14 Design of a Three-Terminal MTJ-Based Nonvolatile Logic Element with a 2-ns 64-Bit-Parallel Reconfiguration Capability International Conference on Solid State Devices and Materials(SSDM) CD-05 2506-2507 2013 D. Suzuki, M. Natsui, A. Mochizuki, and T. Hanyu
13 Fabrication of a Perpendicular-MTJ-Based Compact Nonvolatile Programmable Switch Using Shared-Write-Control-Transistor Structure 58th Annual Conference on Magnetism and Magnetic Materials (MMM) PS-12-5 386-387 2013 D. Suzuki, M. Natsui, A. Mochizuki, S. Miura, H. Honjo, K. Kinoshita, H. Sato, S. Fukami, S. Ikeda, T. Endoh, H. Ohno, and T. Hanyu
12 High-Performance Multiple-Valued Comparator Based on Active-load Dual-Rail Differential Logic for Crosstalk-Noise Reduction IEEE Int. Symp. on Multiple-Valued Logic 37 　 2007 A. Mochizuki, M. Miura and T. Hanyu
11 Design of a Processing Element Based on Quaternary Differential Logic for a Multi-Core SIMD Processor IEEE Int. Symp. on Multiple-Valued Logic 37 　 2007 H. Shirahama, A. Mochizuki, T. Hanyu, M. Nakajima and K. Arimoto
10 Design of a Microprocessor Datapath Using Four-Valued Differential-Pair Circuits IEEE Int. Symp. on Multiple-Valued Logic 36 　 2006 A. Mochizuki, T. Kitamura, H. Shirahama and T. Hanyu
9 Highly Reliable Multiple-Valued Circuit Based on Dual-Rail Differential Logic IEEE Int. Symp. on Multiple-Valued Logic 36 　 2006 A. Mochizuki and T. Hanyu
8 A 1.88ns 54x54-bit Multiplier in 0.18um CMOS Based on Multiple-Valued Differential-Pair Circuitry. Symp. on VLSI Circuits 　 264-267 2005 A. Mochizuki and T. Hanyu
7 Multiple-Valued Duplex Asynchronous Data Transfer Scheme for Interleaving in LDPC Decoders. IEEE Int. Symp. on Multiple-Valued Logic 35 138-143 2005 N. Onizawa, A. Mochizuki, T. Hanyu and Vincent C. Gaudet
6 Low-Powor Pipelined VLSI System Using a Power-Supply-Controlled CMOS Pass-Gate Network and Its Application The 2004 International Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2004) 　 6C1L-5-1 - 6C1L-5-4 2004 A. Mochizuki, D. Nishinohara and T. Hanyu
5 Intra-Chip Address-Presetting Data-Transfer Scheme Using Four-Valued Encoding. IEEE Int. Symp. on Multiple-Valued Logic 34 192-197 2004 A. Mochizuki, T. Takeuchi and T. Hanyu
4 Multiple-Valued Dynamic Source-Coupled Logic. IEEE Int. Symp. on Multiple-Valued Logic 33 207-212 2003 T. Hanyu, A. Mochizuki and M. Kameyama
3 Multiple-Valued Arithmetic Integrated Circuits Based on 1.5V-Supply Dual-Rail Source-Coupled Logic. IEEE Int. Symp. on Multiple-Valued Logic 25 64-69 1995 T. Hanyu, A. Mochizuki and M. Kameyama
2 A 1.5V-Supply 200MHz Pipelined Multiplier Using Multiple-Valued Current-Mode MOS Differntial Logic Circuits IEEE Int. Solid-State Circuits Conf.(ISSCC) 38 314-315 1995 T. Hanyu, A. Mochizuki and M. Kameyama
1 Multiple-Valued Current-Mode MOS Integrated Circuits Based on Dual-Rail Source-Coupled Logic IEEE Int. Symp. on Multiple-Valued Logic 24 19-26 1994 T. Hanyu, A. Mochizuki and M. Kameyama

　
研究成果（招待講演:Invited）

　 Title Journal Vol. Pages Year Authors
3 Spintronics-Based Nonvolatile Logic-in-Memory Architecture Towards an Ultra-Low-Power and Highly Reliable VLSI Computing Paradigm Design, Automation & Test in Europe (DATE) 8.5.3 2015 T. Hanyu, D. Suzuki, N. Onizawa, S. Matsunaga, M. Natsui, and A. Mochizuki
2 Challenge of MOS/MTJ-Hybrid Nonvolatile Logic-in-Memory Architecture in Dark-Silicon Era International Electron Device Meeting (IEDM) 28.2.1-28.2.3 2014 T. Hanyu, D. Suzuki, A. Mochizuki, M. Natsui, N. Onizawa, T. Sugibayashi, S. Ikeda, T. Endoh, and H. Ohno
1 Challenge of Nonvolatile TCAM Design Automation 23rd International Workshop on Post-Binary ULSI Systems 1 2014 A．Mochizuki, M. Natsui, N. Sakimura, T. Sugibayashi, and T. Hanyu
0 Nonvolatile Logic-in-Memory Architecture for Ultra-Low Power VLSI Systems IEEE Int. Solid-State Circuits Conf.(ISSCC) Forum 4 2014 T. Hanyu　(Contributed)

　
研究成果（国際会議講演）

　 Title Journal Vol. Pages Year Authors
2 High-speed and Low-Energy Current-Mode Inter-Chip Link for an Dependable Asynchronous NoC Platform Workshop on Network on Chip between HKUST and CREST-DVLSI 　 2013 A. Mochizuki, H. Shirahama and T. Hanyu
1 0.2V-Swing Multiple-Valued Differential-Pair Circuit and Its Application to Arithmetic VLSI 14th International Workshop on Post-Binary ULSI Systems 　 35-41 2005 A. Mochizuki and T. Hanyu

　
研究成果（国内発表論文）

　 Title Journal Vol. Pages Year Authors
29 C-RAMベースビット直並列構造VLSIプロセッサの構成 2015年電子情報通信学会総合大会 　 C-6-4 2015 夕部, 望月, 羽生
28 (依頼講演)全文検索システム向け階層的パワーゲーティングを活用した低エネルギー不揮発TCAMエンジンチップ 信学技報，集積回路研究会 ICD2014-8 39-44 2015 松永, 崎村, 根橋, 杉林, 夏井, 望月, 遠藤, 大野, 羽生
27 （招待講演）MTJ 素子を用いた不揮発ロジックインメモリLSIの展望 2014年電子情報通信学会総合大会 AT-1-3 2014 羽生, 松永, 鈴木, 望月, 夏井
26 ばらつき耐性を有するコンパクト・低電力不揮発TCAMの構成 2014年電子情報通信学会総合大会 C-12-48 2014 松永, 望月, 羽生
25 同期NoCプラットフォーム向け高効率電流モードチップ間データ転送 多値論理研究ノート 第36巻 15-1〜15-5 2013 羽生，白濱，望月，渡邉
24 MTJ素子を用いた不揮発FPGAの電力効最適化手法 信学技報，集積回路研究会 ICD2013-93 49-53 2013 鈴木, 夏井, 望月, 羽生
他23件


特許

　 Title Country No. Filed date Issued date Authors
17 磁気抵抗変化型記憶装置及びそのアクセス方法(MRAMセルアレイへのR/W制御) Japan Patent 特願2016-027397 Feb. 16, 2016 --- 羽生　貴弘，玉越　晃，望月　明，夏井　雅典，大野　英男
16 半導体装置(不揮発D-F/F多重履歴化による電源遮断時位相ずれ状態からの自動復帰) Japan Patent 特願2016-011896 Jan. 6, 2016 --- 羽生　貴弘，望月　明，鬼沢　直哉，玉越　晃，大野　英男
15 不揮発性連想メモリセル及び不揮発性連想メモリ(省面積で読出し電圧振幅を大きいTCAMセル構造) Japan Patent 特願2014-062767 Mar. 25, 2014 --- 羽生　貴弘，松永　翔雲，望月　明，遠藤　哲郎，大野　英男
14 不揮発性連想メモリセル(ばらつき耐性を持ったTCAMセル構造) Japan Patent 特願2014-062766 Mar. 25, 2014 --- 羽生　貴弘，松永　翔雲，望月　明，遠藤　哲郎，大野　英男
13 抵抗変化型記憶素子へのデータ書き込み装置 Japan Patent 特願2014-060901 Mar. 24, 2014 --- 羽生　貴弘，鈴木　大輔，夏井　雅典, 望月　明
12 不揮発ラッチ回路 Japan Patent 特願2014-058889 Mar. 20, 2014 --- 羽生, 鈴木, 大野, 遠藤, 夏井, 望月, 木下, 池田, 佐藤, 深見(苗字のみ)
11 論理回路(エラーチェック付スピン論理ゲート) Japan Patent 特願2014-045757 Mar. 7, 2014 --- 羽生　貴弘，望月　明，大野　英男
10 磁気トンネル接合素子を備えた記憶装置(磁界プリセットMFF論理回路) Japan Patent 特願2014-018949 Feb. 3, 2014 --- 羽生　貴弘，望月　明，大野　英男
9 省電力機能を備える論理回路(不揮発ロジックにおけるクロックおよびパワーゲーティング) Japan Patent 特願2013-238370 Nov. 18, 2013 --- 羽生　貴弘，望月　明，大野　英男
8 半導体集積回路装置及びその製造方法（MTJ素子によるMOS回路ばらつき補正） Japan Patent 特許第5422845号 Mar. 22, 2007 Dec. 20, 2013 羽生　貴弘，望月　明，白濱　弘勝，三浦　成友，大野　英男
7 半導体記憶装置（差動形4値フリップフロップ） Japan Patent 特許第4862161号 Aug. 23, 2005 Nov. 18, 2011 羽生　貴弘，望月　明，白濱　弘勝
6 Register file and method for the same UK Patent GB2394581 Oct. 9, 2003 Dec. 14, 2005 Akira Mochizuki
5 Register file and method for designing a register file US Patent Application 20040060015 Sep. 10, 2003 Mar. 25, 2004 Akira Mochizuki
4 レジスタファイル及びレジスタファイルの設計方法 Japan Patent 特開2004-102799 Sep. 11, 2002 Apr. 2, 2004 望月　明
3 情報処理装置並びに命令コーディング方法および命令デコーディング方法 Japan Patent 特開2001-43082 Jul. 30, 1999 Feb. 16, 2001 望月　明
2 分岐予測方式 Japan Patent 特開平11-15659 Jun. 20, 1997 Jan. 22, 1999 望月　明
1 ソース結合形電流モード多値集積回路 Japan Patent 特開平7-336209 Jun. 13, 1994 Dec. 22, 1995 望月　明, 羽生　貴弘，亀山　充隆

　
外部資金導入状況

　 代表/分担 研究費 種類 代表者 総資金額 期間 課題名
5 代表 科研費 若手研究(B) 望月 明 3,400千円 2004〜2006年(3年間) パケット通信に基づくチップ内高速多値データ転送VLSIの開発
4 分担 科研費 基盤研究(B) 羽生 貴弘 17,210千円 2006〜2008年(3年間) 多値双方向同時データ転送技術に基づく高速LDPCデコーダVLSIの開発
3 分担 科研費 萌芽研究 羽生 貴弘 3,300千円 2006〜2007年(2年間) 不揮発性デバイスに基づくクイックオンVLSIシステムの構成
2 分担 科研費 基盤研究(C) 羽生 貴弘 3,800千円 2003〜2005年(3年間) 双方向電流モード多値回路技術に基づく超高速非同期データ転送VLSIの開発
1 分担 科研費 基盤研究(B) 羽生 貴弘 13,600千円 2001〜2004年(4年間) 転送ボトルネックフリー多値ロジックインメモリVLSIの開発と応用
　
2016/3現在